FPGA solutions for Embedded World

  • English
  • Deutsch

D-A-CH call: +49(0)163-77-585-45

Sie sind hier

Startseite

Aktuelles

PTP OC/TC Messergebnisse

Sonntag, April 30, 2017 - 15:14

Die nur in Hardware implementierten PTP Ordinary Clock (OC) und Transparent Clock (TC) sind nach IEEE C37.238 Standard getestet worden. Die quantitativen Messdaten belegen die außergewöhnliche Performance der beiden Produkte sogar unter hoher Netzwerklast. Die erreichte Synchronisierungsgenauigkeit übersteigt die funktionalen Anforderungen im Automationsbereich um mehr als eine Größenordnung in den getesteten Szenarios. [weiter...]

HSR/PRP-Core Version 2.4.003 Release

Dienstag, Februar 14, 2017 - 19:25

In dem aktuellen Release ist der HSR/PRP-Core ist um die Doubly Attached Clock (DAC) Funktionalität gemäß IEC 62439-3:2016 Standard erweitert worden. Die DAC ermöglicht eine Zeitsynchronisation mit Layer-2 Peer-To-Peer Precision Time Protocol über zwei redundante Pfade und erhöht damit die Ausfallsicherheit des lokalen Zeitgebers. Die DAC ist vollständig in Hardware implementiert und benötigt deshalb keinen dedizierten PTP-Stack.

ISPCS 2016 Plugfest und Symposium

Montag, Juni 20, 2016 - 10:18

VeryLogic GmbH nimmt am diesjährigen ISPCS 2016 Plugfest und Symposium teil. Wir werden die Performance und die Interoperabilität des HSR/PRP/SLTC-Cores und der neuen 1588v2 OrdinaryClock unter Beweis stellen. Treffen Sie uns dort, um eine Live-Demonstration unserer Produkte zu erhalten. Wir freuen uns auf Ihren Besuch!

HSR/PRP-Core Version 2.3 Release

Montag, Oktober 26, 2015 - 11:02

Das Release der HSR/PRP-Core Version 2.3 ist erfolgreich durchgeführt worden. Neu hinzugekommen ist die optionale, one-step Stateless Transparent Clock (SLTC) Implementierung nach IEEE 1588v2 Standard, die Zeitsynchronisation gemäß Peer-to-peer (P2P) Protokoll in industriellen Ethernet-Netzwerken unterstützt.

HSR/PRP-Core Version 2.02 Release

Donnerstag, Juli 16, 2015 - 21:31

Das Release der HSR/PRP-Core Version 2.02 ist erfolgreich durchgeführt worden. Neu hinzugekommen sind zahlreiche 32-Bit breite Interface Statuszähler, die eine Obermenge des bisher implementerten Monitoring Data Sets darstellen und eine deutlich bessere Coreüberwachung ermöglichen.

HSR/PRP-Core Version 2.01 Release

Mittwoch, Juni 17, 2015 - 21:25

Das Release der HSR/PRP-Core Version 2.01 ist erfolgt. Neu eingeführt wurden die segmentierten Frame Buffer mit logischen Priority Queues, die bis zu 8 VLAN-basierte Frame-Priorisierungsstufen aufweisen. Weiterhin werden nun alle (R)(G)MII Interfacearten zum Anschluss externer MAC- und PHY-Geräte direkt unterstützt.

HSR-Core Release

Donnerstag, November 20, 2014 - 13:06

Der neue HSR-Core wurde erfolgreich getestet und dessen erste Version releast. Der HSR-Core basiert auf der gleichen Codebasis wie der PRP-Core und weist eine besonders geringe Ressourcennutzung auf im Vergleich zu anderen Umsetzungen.

Homepagestart

Sonntag, Juli 13, 2014 - 20:00

Die Homepage der VeryLogic GmbH geht erfolgreich an den Start.